I limiti affidabilistici e di scalabilità delle memorie non-volatili a floating gate oggi sul mercato spingono verso tecnologie alternative basate su meccanismi di memorizzazione del dato diversi dalla carica, ma ancora in silicio e compatibili con la tecnologia Complementary-Metal-Oxide-Semiconductor (CMOS). Scopo di questo progetto di ricerca è valutare tecnologie per memorie-non-volatili emergenti di tipo resistivo, in alternativa alla tecnologia a floating gate oggi sul mercato, altamente scalabili, funzionanti a basse tensioni e CMOS compatibili. La ricerca è caratterizzata da una grossa dose di rischio, ma, proprio per questo, da un elevato potenziale innovativo. In particolare, si studierà la possibilità di utilizzare nanofili di silicio già da anni oggetto di studio per altre applicazioni, per l'immagazzinamento dei dati. In particolare, il dato logico alto o basso sarà associato a due distinte configurazioni note che il cristallo alla nanoscala, cresciuto per Chemical Vapour Deposition, può assumere in determinate condizioni di processo e che corrispondono a due valori molto diversi dell'energy gap. Una delle due configurazioni note è metastabile. Data la geometria del nanofilo, la conducibilità associata all'energy gap corrisponderà ad un valore di resistenza. Si studieranno la capacità di controllare la configurazione cristallina dei nanofili attraverso misure strutturali e la resistenza dei nanofili attraverso misure elettriche. Successivamente, si cercherà la transizione dalla configurazione metastabile a quella stabile attraverso un controllo elettrico. L'attività sarà interamente condotta presso il Laboratorio Depolverizzato e il MiND-Lab del DIET (per le misure elettriche) e i laboratori del Centro per le Nanotecnologie applicate all'Ingegneria Sapienza (per quanto riguarda la crescita dei nanofili e le analisi strutturali), mentre, per le analisi TEM e XRD, ci si avvarrà di collaborazioni con centri universitari esterni alla Sapienza.
E' noto in tutto il mondo che la fase BC8 nel silicio bulk può essere ottenuta applicando imponenti stress meccanici al cristallo nella configurazione stabile a diamante (oltre 12 GigaPascal). Questo passaggio è illustrato nella Fig.6.
Al DIET è stata ottenuta la fase BC8 in nanofili di silicio in assenza di stress meccanici grazie ad un artificio durante la crescita Chemical Vapour Deposition e a temperature compatibili con l'integrazione in chip elettronici (200°C).
Alla configurazione cristallina è associata ad un valore di resistenza del nanofilo.
Questo è stato già oggetto di un brevetto e le sue applicazioni sono molteplici nel campo dell'elettronica.
Questo progetto propone di fare un passo avanti nella stessa direzione.
Infatti, nel caso in cui riuscissimo a individuare le condizioni per uno switch riproducibile tramite un controllo elettrico tra la configurazione metastabile BC8 e la configurazione stabile a diamante nei nanofili di silicio sicuramente potremmo procedere ad una seconda proposta di brevetto.
Si potrebbero così realizzare componenti di memoria estremamente integrabili, nei quali il bit è associato al valore di resistenza dei nanofili, quindi alla loro configurazione cristallina, switchanti tra la configurazione metastabile e quella stabile.
Le ricadute nell'industria dei semiconduttori sarebbero notevoli, come si può immaginare, in virtù della attuale estenuante ricerca di tecnologie ad altissima integrazione di memorie non volatili alternative alla attuale Floating-gate che ha raggiunto i suoi limiti di scalabilità.