Ricerc@Sapienza

L¿uso di tecniche Fault-Tolerant (FT) a livello progettuale consente a componenti elettronici commerciali di raggiungere un grado di robustezza sufficiente per le applicazioni spaziali. Il grado di robustezza necessario per raggiungere un¿affidabilità sufficiente dipende fortemente dal tipo di hardware di riferimento. Nei dispositivi programmabili quali i microprocessori, l¿affidabilità può essere incrementata tramite tecniche software a scapito delle prestazioni. Sfruttando la bassa probabilità di un evento radiativo in orbite satellitari basse, è possibile esplorare tecniche FT ibride per architetture multi-core eterogene ad alte prestazioni, sfruttando l¿unione di tecniche software ed hardware per aumentare l¿affidabilità senza rinunciare alle prestazioni. L¿architettura eterogenea affiancherà un core completamente Fault-tolerant a basse prestazioni, ad uno non protetto ad alte prestazioni. La ricerca vuole dimostrare la possibilità di utilizzare le prestazioni di un core in modo differente a seconda del grado di affidabilità richiesta da ogni parte di codice che si vuole eseguire. L¿incremento delle prestazioni permetterà di ridurre il tempo di elaborazione e di conseguenza la probabilità di errore durante l¿elaborazione stessa. L¿architettura verrà sviluppata congiuntamente ad un sistema operativo dedicato che permetterà di gestire gli errori e le modalità di esecuzione del processore, fornendo un set di strumenti per la programmazione. La ricerca validerà poi l¿architettura sia tramite test di Fault-injection simulati, sia tramite Fault-Injection hardware.