Skip to main content

Ricerc@Sapienza

Home
Login

Home
hardware acceleration
Risultati ricerca pubblicazioni

Risultati ricerca pubblicazioni

Efficient Mathematical Accelerator Design Coupled with an Interleaved Multi-threading RISC-V Microprocessor

pubblicato su: Lecture Notes in Electrical Engineering - 2020

Cheikh A., Sordillo S., Mastrandrea A., Menichelli F., Olivieri M.

A parallel hardware implementation for 2D hierarchical clustering based on fuzzy logic

pubblicato su: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. II, EXPRESS BRIEFS - 2020

Cardarilli G. C., Nunzio L. D., Fazzolari R., Panella M., Re M., Rosato A., Spano S.

An energy-aware hardware implementation of 2D hierarchical clustering

pubblicato su: - 2020

Cardarilli G. C., Fazzolari R., Matta M., Panella M., Rosato A., Spano S.

CATALOGO IRIS SAPIENZA

Anno

2020 (3) Apply 2020 filter

Tipo pubblicazione

04 Pubblicazione in atti di convegno (2) Apply 04 Pubblicazione in atti di convegno filter
01 Pubblicazione su rivista (1) Apply 01 Pubblicazione su rivista filter

Rivista

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. II, EXPRESS BRIEFS (1) Apply IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. II, EXPRESS BRIEFS filter

Book

Lecture Notes in Electrical Engineering (1) Apply Lecture Notes in Electrical Engineering filter

Keywords

(-) Remove hardware acceleration filter hardware acceleration
hierarchical clustering (2) Apply hierarchical clustering filter
low-power (2) Apply low-power filter
machine learning (2) Apply machine learning filter
clustering (1) Apply clustering filter
field programmable gate arrays (1) Apply field programmable gate arrays filter
Membership Functions (1) Apply Membership Functions filter
microprocessors (1) Apply microprocessors filter
RISC-V (1) Apply RISC-V filter

© Università degli Studi di Roma "La Sapienza" - Piazzale Aldo Moro 5, 00185 Roma