Salta al contenuto principale

Ricerc@Sapienza

Home
Login

Home
Lecture Notes in Electrical Engineering
FPGA
Risultati ricerca pubblicazioni

Risultati ricerca pubblicazioni

Torna alla Home Page delle pubblicazioni

The microarchitecture of a multi-threaded RISC-V compliant processing core family for IoT end-nodes

pubblicato su: Lecture Notes in Electrical Engineering - 2019

Cheikh A., Cerutti G., Mastrandrea A., Menichelli F., Olivieri M.

CATALOGO IRIS SAPIENZA

Anno

2019 (1) Apply 2019 filter

Tipo pubblicazione

04 Pubblicazione in atti di convegno (1) Apply 04 Pubblicazione in atti di convegno filter

Rivista

Book

(-) Remove Lecture Notes in Electrical Engineering filter Lecture Notes in Electrical Engineering

Keywords

(-) Remove FPGA filter FPGA
IoT (1) Apply IoT filter
microprocessors (1) Apply microprocessors filter
multi-threading (1) Apply multi-threading filter
RISC-V (1) Apply RISC-V filter

© Università degli Studi di Roma "La Sapienza" - Piazzale Aldo Moro 5, 00185 Roma