Salta al contenuto principale

Ricerc@Sapienza

Home
Login

Home
nanometer CMOS
D-Latch
Risultati ricerca pubblicazioni

Risultati ricerca pubblicazioni

Torna alla Home Page delle pubblicazioni

A novel 0.6V MCML D-latch topology exploiting dynamic body bias threshold lowering

pubblicato su: 2018 25th IEEE International Conference on Electronics Circuits and Systems, ICECS 2018 - 2019

Scotti G., Trifiletti A., Palumbo G.

CATALOGO IRIS SAPIENZA

Anno

2019 (1) Apply 2019 filter

Tipo pubblicazione

04 Pubblicazione in atti di convegno (1) Apply 04 Pubblicazione in atti di convegno filter

Rivista

Book

2018 25th IEEE International Conference on Electronics Circuits and Systems, ICECS 2018 (1) Apply 2018 25th IEEE International Conference on Electronics Circuits and Systems, ICECS 2018 filter

Keywords

(-) Remove D-Latch filter D-Latch
(-) Remove nanometer CMOS filter nanometer CMOS
current mode (1) Apply current mode filter
low voltage (1) Apply low voltage filter
MCML (1) Apply MCML filter

© Università degli Studi di Roma "La Sapienza" - Piazzale Aldo Moro 5, 00185 Roma