Salta al contenuto principale

Ricerc@Sapienza

Home
Login

Home
nanometer CMOS
logic circuits
Risultati ricerca pubblicazioni

Risultati ricerca pubblicazioni

Torna alla Home Page delle pubblicazioni

Delay models and design guidelines for MCML gates with resistor or PMOS load

pubblicato su: MICROELECTRONICS JOURNAL - 2020

Centurelli F., Scotti G., Trifiletti A., Palumbo G.

CATALOGO IRIS SAPIENZA

Anno

2020 (1) Apply 2020 filter

Tipo pubblicazione

01 Pubblicazione su rivista (1) Apply 01 Pubblicazione su rivista filter

Rivista

MICROELECTRONICS JOURNAL (1) Apply MICROELECTRONICS JOURNAL filter

Book

Keywords

(-) Remove logic circuits filter logic circuits
(-) Remove nanometer CMOS filter nanometer CMOS
current mode logic (CML) (1) Apply current mode logic (CML) filter
delay model (1) Apply delay model filter

© Università degli Studi di Roma "La Sapienza" - Piazzale Aldo Moro 5, 00185 Roma