L¿uso di tecniche Fault-Tolerant (FT) a livello progettuale consente a componenti elettronici commerciali di raggiungere un grado di robustezza sufficiente per le applicazioni spaziali. Il grado di robustezza necessario per raggiungere un¿affidabilità sufficiente dipende fortemente dal tipo di hardware di riferimento. Nei dispositivi programmabili quali i microprocessori, l¿affidabilità può essere incrementata tramite tecniche software a scapito delle prestazioni. Sfruttando la bassa probabilità di un evento radiativo in orbite satellitari basse, è possibile esplorare tecniche FT ibride per architetture multi-core eterogene ad alte prestazioni, sfruttando l¿unione di tecniche software ed hardware per aumentare l¿affidabilità senza rinunciare alle prestazioni. L¿architettura eterogenea affiancherà un core completamente Fault-tolerant a basse prestazioni, ad uno non protetto ad alte prestazioni. La ricerca vuole dimostrare la possibilità di utilizzare le prestazioni di un core in modo differente a seconda del grado di affidabilità richiesta da ogni parte di codice che si vuole eseguire. L¿incremento delle prestazioni permetterà di ridurre il tempo di elaborazione e di conseguenza la probabilità di errore durante l¿elaborazione stessa. L¿architettura verrà sviluppata congiuntamente ad un sistema operativo dedicato che permetterà di gestire gli errori e le modalità di esecuzione del processore, fornendo un set di strumenti per la programmazione. La ricerca validerà poi l¿architettura sia tramite test di Fault-injection simulati, sia tramite Fault-Injection hardware.
La ricerca proposta vuole dimostrare che è possibile realizzare architetture e componenti a basso costo e ad alte prestazioni in grado di resistere alle condizioni estreme dell'ambiente spaziale. Sotto determinate condizioni di operatività è infatti possibile non proteggere porzioni anche molto grandi di un componente dagli eventi di errore a patto che questi forniscano elevate prestazioni e vengano utilizzate per un tempo breve. Lo sviluppo di tecniche fault-tolerant ibride non uniformi permette inoltre di guadagnare un grado di libertà all'interno del sistema. Un architettura eterogenea di questo tipo può infatti fornire sia elevate prestazioni che elevata affidabilità, a patto che si riesca a gestire in modo efficiente il codice che deve essere eseguito. Questo è possibile mantenendo le risorse prestazionali a disposizione dell'utente che può utilizzarle o per elaborazioni complesse per brevi archi temporali, sfruttando di fatto il core ad alte prestazioni come un acceleratore, o per elaborazioni estremamente affidabili, applicando tecniche di ridondanza software. Il tutto coordinato da un core robusto e affidabile che mantiene il controllo di tutte le porzioni di codice critiche dove l'impatto di un errore sarebbe catastrofico. Il processore in sviluppo sarebbe inoltre il primo ad avere un'architettura eterogenea dal punto di vista della robustezza agli eventi di errore.
L'utilizzo dell'ISA RISC-V permette di realizzare delle funzioni ad-hoc con supporto hardware per fornire dei livelli di controllo che possono essere utilizzati per implementare sistemi di soft-recovery e partial-reset che possono essere direttamente integrati in un sistema operativo, fornendo un toolset a disposizione del programmatore per scegliere le prestazioni e l'affidabilità di ogni porzione del codice, sfruttando al massimo il grado di libertà messo a disposizione dell'architettura. Questo approccio permetterebbe inoltre di superare i vincoli imposti dalla componentistica specifica per il settore spaziale, che soffre della lenta evoluzione tecnologica oltre che le prestazione ridotte.