Pubblicazioni

Cross-Burg algorithm for single-input two-outputs autoregressive modeling

2021 - IEEE SIGNAL PROCESSING LETTERS
Colonnese, S.; Conti, F.; Biagi, M.; Scarano, G.

VHDL implementation of FWL RLS algorithm

2017 - 2017 European Conference on Circuit Theory and Design (ECCTD)
Bellizia, Davide; Monsurro', Pietro; Trifiletti, Alessandro

© Università degli Studi di Roma "La Sapienza" - Piazzale Aldo Moro 5, 00185 Roma