Salta al contenuto principale
Ricerc@Sapienza
Toggle navigation
Home
Login
Home
Pubblicazioni
"optimisation"
"digital processing"
Pubblicazioni
Pubblicazioni
Optimal pipeline stage balancing in the presence of large isolated interconnect delay
2017 - ELECTRONICS LETTERS
Olivieri, Mauro
;
Menichelli, Francesco
;
Mastrandrea, Antonio
© Università degli Studi di Roma "La Sapienza" - Piazzale Aldo Moro 5, 00185 Roma