Metodologie ed Implementazioni di supporto Hardware e Software nella Fault Detection e Fault Resilience all'interno di microprocessori ed architetture digitali
Componente | Categoria |
---|---|
Mauro Olivieri | Aggiungi Tutor di riferimento (Professore o Ricercatore afferente allo stesso Dipartimento del Proponente) |
Uno dei temi di ricerca più importanti, nato inizialmente per i settori ¿Mission Critical¿ quali spazio e difesa, è la protezione di un circuito da eventuali fault prodotti da agenti esterni ed ambientali. Negli ultimi decenni, grazie al forte progresso tecnologico, tale tema è stato associato anche a diversi settori consumer detti ¿Safety Critical¿ quali industria ed automotive, portando alla nascita ed all¿ampliamento di diversi metodi ed approcci di protezione hardware/software, dove concetti di affidabilità ed alte performance giocano un ruolo chiave non solo per il settore della ricerca, ma anche per aspetti pratici ed implementativi.
La proposta di ricerca di seguito presentata, si basa sullo studio di tecniche e modelli di analisi per Fault Resilience all¿interno di architetture digitali a microprocessore, con annesso studio ed implementazione di modelli per supporto hardware e software alla fault detection e fault resilience, come ad esempio l¿ottimizzazione hardware di strutture digitali inizialmente non ridondate agli errori. Il target principale è volto alla robustezza del circuito e la sua capacità di rilevare e correggere eventuali errori mantenendo alte le performance, testando iterativamente la robustezza hardware ottenuta dalle tecniche implementate attraverso strumenti software e hardware di fault injection, in grado di provocare errori nel sistema al fine di valutarne il corretto funzionamento. Di forte interesse dal punto di vista hardware, è la capacità di poter inserire errori fisici in determinati dispositivi target quali ASIC o più generalmente dispositivi COTS (Commercial Off the Shelf) quali microcontrollori o FPGA.