Ricerc@Sapienza

L'aumentare delle capacità di calcolo nel dominio digitale e il contemporaneo peggioramento di alcune prestazioni analogiche (come il guadagno) nei moderni processi integrati hanno spinto ad estendere la parte digitale dei sistemi e a ridurre la parte analogica e a radio frequenza. Varie tecniche di calibrazione digitale sono state proposte per migliorare le prestazioni dei sottosistemi analogici, mixed-signal e a radio frequenza tramite tecniche numeriche. Ad esempio, è possibile correggere errori di guadagno in blocchi nonlineari quali gli stadi dei convertitori A/D pipeline, mismatch in sistemi multirate quali i convertitori A/D time-interleaved, e sempre più spesso fenomeni non-lineari senza o con memoria, ad esempio nei sample-and-hold, tramite queste tecniche. Vari modelli e algoritmi di stima e correzione sono stati proposti per una varietà di blocchi funzionali, dagli ADC ad intere catene di ricezione. Queste tecniche si possono separare concettualmente in un modello di errore, una tecnica di identificazione del modello, e una tecnica di correzione numerica degli errori. I modelli, le procedure e gli algoritmi numerici di calibrazione andrebbero validati sperimentalmente e implementati in hardware, ad esempio su FPGA, per verificarne l'efficacia e il costo computazionale. Una metodologia generale di validazione di queste tecniche potrebbe essere applicata alla calibrazione di vari blocchi funzionali - mixer, filtri, ADC - e di un'intera catena di ricezione, anche a più canali. L'attività di ricerca proposta verterà essenzialmente sulla verifica sperimentale di algoritmi di calibrazione nonlineare basati sui nuclei di Volterra, applicati ai singoli blocchi della catena di ricezione RF ed alla catena nel suo intero, ed alla ottimizzazione di tali algoritmi.