Salta al contenuto principale

Ricerc@Sapienza

Home
Login

Home
VHDL
standard cell
Risultati ricerca pubblicazioni

Risultati ricerca pubblicazioni

Torna alla Home Page delle pubblicazioni

Geometry scaling impact on leakage currents in FinFET standard cells based on a logic-level leakage estimation technique

pubblicato su: Lecture Notes in Electrical Engineering - 2018

Abbas Zia, Zahra Andleeb, Olivieri Mauro, Mastrandrea Antonio

CATALOGO IRIS SAPIENZA

Anno

2018 (1) Apply 2018 filter

Tipo pubblicazione

04 Pubblicazione in atti di convegno (1) Apply 04 Pubblicazione in atti di convegno filter

Rivista

Book

Lecture Notes in Electrical Engineering (1) Apply Lecture Notes in Electrical Engineering filter

Keywords

(-) Remove standard cell filter standard cell
(-) Remove VHDL filter VHDL
Digital (1) Apply Digital filter
FinFET (1) Apply FinFET filter
industrial and manufacturing engineering (1) Apply industrial and manufacturing engineering filter
Leakage (1) Apply Leakage filter

© Università degli Studi di Roma "La Sapienza" - Piazzale Aldo Moro 5, 00185 Roma