Salta al contenuto principale
Ricerc@Sapienza
Toggle navigation
Home
Login
Home
Pubblicazioni
"logic design"
"nanometer CMOS"
"delay model"
Pubblicazioni
Pubblicazioni
Design of low-voltage power efficient frequency dividers in folded MOS current mode logic
2021 - IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. I, REGULAR PAPERS
Centurelli, F.
;
Scotti, G.
;
Trifiletti, A.
; Palumbo, G.
© Università degli Studi di Roma "La Sapienza" - Piazzale Aldo Moro 5, 00185 Roma