Ricerc@Sapienza

ITA

Nell’ultima decade i PUF (Physical Unclonable Functions) e i TRNG (True Random Number Generators) hanno giocato un ruolo fondamentale per i dispositivi di sicurezza hardware e cominciano ad essere primitive fondamentali da usare congiuntamente nei protocolli di autenticazione. Un PUF è una entità fisica che produce almeno un’uscita difficile da clonare, funzione della struttura fisica del dispositivo. I PUF sfruttano le non idealità del processo di produzione per generare una "impronta digitale" da fornire al dispositivo sia per generare la chiave di sicurezza che per generare l’ID. I PUF sono dunque una primitiva essenziale per la sicurezza hardware, offrendo una valida e più sicura alternativa alle ROM e alle memorie non volatili, usate per salvare la chiave segreta e facilmente attaccabili. I PUF sono usati anche per l’autenticazione via challenge-response pair (CRP). L’obiettivo del gruppo di ricerca è quello di produrre primitive PUF e TRNG che richiedano minori risorse hardware di quelli già presentati in questi anni e che siano competitivi e robusti rispetto ai diversi tipi di attacchi. Per ottimizzare le risorse impiegate, ci si è focalizzati sia sull’architettura interna delle FPGA, che sulle librerie di standard cells per circuiti integrati digitali, e si sono proposte nuove architetture di PUF e TRNG allo stato dell’arte in termini di ottimizzazione del tradeoff tra prestazioni statistiche e utilizzo di risorse hardware.

Nell’ambito degli Attacchi Side Channel e contromisure per dispositivi crittografici l’attività di ricerca si è focalizzata sia sugli attacchi di tipo “side channel” che sulle relative contromisure. Per quanto riguarda gli attacchi “side channel” basati sull’analisi delle tracce di corrente dinamica (attacchi DPA) è stata proposta  una nuova tecnica di misura dell’assorbimento di corrente di circuiti digitali per applicazioni crittografiche che utilizza un circuito dedicato per la alimentazione e la misura della corrente assorbita. La tecnica proposta consente di migliorare il rapporto tra segnale utile (assorbimento di corrente correlato ai dati processati) e rumore (corrente assorbita indipendente dai dati processati) massimizzando la probabilità di riuscita dell’attacco. Nel contesto degli attacchi side channel il gruppo di ricerca ha poi proposto per la prima volta nella letteratura scientifica una nuova classe di attacchi basati sull’utilizzo della corrente di leakage come side-channel alternativo rispetto alla corrente dinamica. In ambito contromisure l’attività di ricerca  si è focalizzata sulle contromisure di tipo transistor level. Sono stati proposti alcuni stili logici che consentono di minimizzare la correlazione tra la corrente assorbita e i dati processati. Tra questi merita una particolare menzione lo stile logico DDPL (Delay-based Dual Rail Precharge Logic) che permette di ottenere un bilanciamento della corrente assorbita nelle varie transizioni anche in presenza di un carico non bilanciato sulle linee differenziali senza introdurre segnali di clock aggiuntivi. Questa caratteristica rende la logica DDPL adatta ad essere utilizzata in flussi di progetto semi-custom senza richiedere il routing bilanciato delle linee differenziali e quindi semplificando notevolmente il flusso di progetto di hardware crittografico resistente agli attacchi di tipo DPA.

ENG

In the last decade, PUFs (Physical Unclonable Functions) and TRNGs (True Random Number Generators) have played a key role in hardware security devices and are becoming fundamental primitives to be jointly used in authentication protocols. A PUF is a physical entity that produces at least one output that is difficult to clone, depending on the physical structure of the device. PUFs exploit non-idealities in the manufacturing process to generate a “fingerprint” that can be used by the device both to generate the security key and to create its ID. Therefore, PUFs are an essential primitive for hardware security, offering a valid and more secure alternative to ROMs and non-volatile memories, which are used to store secret keys but are easily attackable.
PUFs are also used for authentication through challenge-response pairs (CRPs).
The goal of the research group is to develop PUF and TRNG primitives that require fewer hardware resources than those presented so far, while being competitive and robust against different types of attacks.
In order to optimize the resources used, the focus has been placed both on the internal architecture of FPGAs and in the standard cell libraries for digital integrated circuits design, and new state-of-the-art PUF and TRNG architectures have been proposed in terms of optimization of the trade-off between statistical performance and hardware resource usage.

In the field of Side-Channel Attacks and countermeasures for cryptographic devices, the research activity has focused both on side-channel attacks and on the corresponding countermeasures.
Regarding side-channel attacks based on the analysis of dynamic current traces (DPA attacks), a new technique for measuring the current consumption of digital circuits for cryptographic applications has been proposed, which uses a dedicated circuit for power supply and current sensing.
The proposed technique allows for improving the ratio between the useful signal (current consumption correlated with the processed data) and noise (current consumption independent of the processed data), thus maximizing the probability of attack success.

Within the context of side-channel attacks, the research group has also proposed, for the first time in scientific literature, a new class of attacks based on the use of staitc (leakage) current as an alternative side channel to dynamic current.

With regard to countermeasures, the research activity has focused on transistor-level countermeasures. Several logic styles have been proposed that reduce the correlation between the consumed current and the processed data. Among these, special mention goes to the DDPL (Delay-based Dual Rail Precharge Logic) logic style, which enables balancing of current consumption across various transitions even in the presence of unbalanced loads on differential lines, and without introducing additional clock signals.
This feature makes DDPL logic suitable for use in semi-custom design flows without requiring balanced routing of differential lines, thereby considerably simplifying the design process of DPA-resistant cryptographic hardware.