Ricerc@Sapienza

ITA

Lo sviluppo della ricerca nelle neuroscienze ha generato un crescente interesse nei sistemi di "neural recording" in grado di monitorare l'attività di grandi gruppi di neuroni, e di sistemi a loop chiuso per la "adaptive deep brain stimulation". I circuiti integrati progettati per interfacciare array di microelettrodi impiantati nel cervello e per elaborare segnali neurali sono componenti chiave per trattare disturbi neurologici, come l'epilessia e il morbo di Parkinson, e per accelerare la ricerca nel campo delle interfacce cervello-macchina. Il tipico microsistema neurale è tipicamente composto da un array di microelettrodi impiantato nel tessuto cerebrale, collegato a un amplificatore front-end, che è il primo stadio della catena di elaborazione. Questo è seguito da un ulteriore stadio di filtraggio/amplificazione che pilota un convertitore analogico-digitale (ADC). Questa catena di elaborazione singola viene replicata molte volte per creare una serie di diversi microsistemi neurali che consentono di monitorare simultaneamente diversi neuroni. Le principali specifiche da considerare nella progettazione di circuiti per queste applicazioni sono: alto guadagno differenziale, alto rapporto di reiezione di modo comune (CMRR) e rapporto di reiezione dell'alimentazione (PSRR), basso rumore di ingresso (IRN), basso consumo energetico e ingombro ridotto.

In questo contesto il gruppo di ricerca è particolarmente focalizzato sullo sviluppo di  nuove topologia di front-end che consentano di ottimizzare il tradeoff tra rumore in ingresso, consumo di potenza e occupazione di area, garantendo le prestazioni necessarie in termini di reiezione dell’offset, banda passante e CMRR.

Il gruppo ha esperienza inoltre nello sviluppo di filtri attivi CMOS e nell'innovativo approccio “switched-resistor”, nonchè nello sviluppo di convertitori analogico/digitale per queste applicazioni.

Per quanto riguarda il filone di ricerca su IoT, il gruppo ha sviluppato diversi blocchi per l’elaborazione del segnale analogico in grado di funzionare con tensioni di alimentazione uguale o inferiore a 0.5V e con bassissimo consumo di potenza. La necessità del funzionamento Ultra Low Voltage è dovuta sia all’utilizzo di energy harvesting per i nodi IoT che alla necessità di minimizzare il consumo di potenza. In questo contesto sono state proposte diverse topologie circuitali di OTA in grado di funzionare con 0.5 e anche 0.3V di tensione di alimentazione, con le relative analisi e metodologie di progetto per ottimizzare questo tipo di circuiti. Sono stati proposti anche degli approcci innovativi per implementare OTA utilizzando le standard cell digitali. Gli amplificatori proposti in questo contesto rappresentano attualmente lo stato dell’arte in termini delle figure di merito che quantificano le prestazioni a piccolo segnale e a grande segnale di OTA.

ENG

The growth of research in neuroscience has generated increasing interest in neural recording systems capable of monitoring the activity of large groups of neurons, as well as closed-loop systems for adaptive deep brain stimulation. Integrated circuits designed to interface with implanted microelectrode arrays in the brain and to process neural signals are key components for treating neurological disorders such as epilepsy and Parkinson’s disease, and for accelerating research in brain–machine interfaces.

A typical neural microsystem consists of an array of microelectrodes implanted in brain tissue, connected to a front-end amplifier, which is the first stage of the processing chain. This is followed by an additional filtering/amplification stage that drives an analog-to-digital converter (ADC). This single processing chain is replicated many times to create a set of neural microsystems that allow simultaneous monitoring of multiple neurons.

The main specifications to consider when designing circuits for these applications include: high differential gain, high common-mode rejection ratio (CMRR) and power-supply rejection ratio (PSRR), low input-referred noise (IRN), low power consumption, and reduced silicon area.

In this context, the research group is particularly focused on developing new front-end topologies that optimize the trade-off between input noise, power consumption, and chip area, while ensuring the required performance in terms of offset rejection, bandwidth, and CMRR.

The group also has experience in the development of CMOS active filters and the innovative switched-resistor approach, as well as in the design of analog-to-digital converters for these applications.

Regarding the research line on IoT, the group has developed several analog signal-processing blocks capable of operating with supply voltages equal to or below 0.5 V and with extremely low power consumption. The need for ultra-low-voltage operation arises both from the use of energy harvesting in IoT nodes and from the need to minimize power consumption. In this context, various OTA circuit topologies have been proposed to operate at 0.5 V and even 0.3 V, along with related analyses and design methodologies to optimize such circuits. Innovative approaches have also been proposed to implement OTAs using digital standard cells.
The amplifiers proposed in this research line currently represent the state of the art in terms of figures of merit quantifying small-signal and large-signal OTA performance.